基于FPGA的DDR3控制器研究与实现  

作　　者：洪峰 

机构地区：[1]广东邮电职业技术学院,广东广州510000

出　　处：《通讯世界》2022年第9期123-125,共3页Telecom World

摘　　要：DDR3控制器是一款经典的存储控制器,在计算机体系中处于核心位置,具有较高的研究价值。但因其协议的复杂性和高速传输特性,造成整体设计实现较为复杂,在一般技术和成本条件下较难实现,不利于其理论的研究和教学需要。设计了一个基于现场可编程逻辑门阵列(field programmable gate array,FPGA)的低时钟频率的DDR3控制器。通过减少逻辑状态等方式,降低了DDR3控制器实现的复杂性,有利于科研人员、教育人士对比研究,期望能够为相关人员提供参考。

关 键 词：DDR3控制器 FPGA 低时钟频率 

分 类 号：TP332.3[自动化与计算机技术—计算机系统结构]