基于Farrow结构的分数延时滤波器FPGA设计与实现  

作　　者：张辉 凌元[1] 孙健 

机构地区：[1]南京电子技术研究所,江苏南京210039

出　　处：《信息记录材料》2023年第5期108-110,113,共4页Information Recording Materials

摘　　要：随着数字信号处理技术的不断发展,可变分数延时滤波器在采样率转换、时延估计、图像插值、雷达波束形成等高速信号处理系统中得到广泛应用,在FPGA中设计实现高效可靠的分数延时滤波器具有重要意义。本文介绍了Farrow结构的分数延时滤波器原理,基于Farrow滤波器由多个子滤波器构成的特殊结构,在FPGA中进行了设计与实现,并通过Matlab+Modelsim工具对设计的Farrow滤波器进行仿真分析,仿真结果与理论计算结果基本一致,相对误差在10-5量级,可以满足大部分工程应用需求。

关 键 词：Farrow 分数延时 滤波器 现场可编程门阵列(FPGA) 

分 类 号：TP39[自动化与计算机技术—计算机应用技术]