检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:苏会芳 周诚 解思江[4] 李晨[4] SU Huifang;ZHOU Cheng;XIE Sijiang;LI Chen(Zhengzhou Xinda Institute of Advanced Technology,Zhengzhou 450001,China;Henan Institute of Foreign Economic Relations and Trade,Zhengzhou 450002,China;State Grid Smart Grid Research Institute Co.,Ltd.,Nanjing 210003,China;State Grid Beijing Electric Power Company,Beijing 100031,China)
机构地区:[1]郑州信大先进技术研究院,河南郑州450001 [2]河南对外经济贸易职业学院,河南郑州450002 [3]国网智能电网研究院有限公司,江苏南京210003 [4]国网北京市电力公司,北京100031
出 处:《云南师范大学学报(自然科学版)》2023年第4期49-54,共6页Journal of Yunnan Normal University:Natural Sciences Edition
基 金:国家电网有限公司总部管理科技资助项目(5700-202258188A-1-1-ZN).
摘 要:为了提高可重构网络安全处理器中CPU、密码模块和网卡等各功能部件之间的数据传输效率,提出了一种链式多通道分组直接存储器存取(direct memory access,DMA)传输方式,设计了链式多通道分组DMA的硬件架构,使用65 nm CMOS工艺标准单元库对链式多通道分组DMA进行了ASIC实现并搭建了仿真验证平台,结果表明使用链式多通道DMA的可重构网络安全处理器内部通信性能明显提升.In order to improve the data transmission efficiency between the CPU,cryptographic module and network card in the reconfigurable network security processor,a chain multi-channel packet direct memory access(DMA)transmission mode was proposed.The hardware architecture of chain multi-channel DMA was designed,and the 65 nm CMOS process standard unit library was used to ASIC implement the chain multi-channel packet DMA to build a simulation verification platform.The results showed that the internal communication performance of the reconfigurable network security processor using chained multi-channel DMA was significantly improved.
分 类 号:TN492[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:18.217.252.137