检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:张豪哲 刘轶 张瑛[1] 周运乐 徐佳钰 ZHANG Haozhe;LIU Yi;ZHANG Ying;ZHOU Yunle;XU Jiayu(College of Integrated Circuit Science and Engineering,Nanjing Univ.of Posts and Telecommun.Nanjing210023,P.R.China)
机构地区:[1]南京邮电大学集成电路科学与工程学院,南京210023
出 处:《微电子学》2023年第2期267-271,共5页Microelectronics
基 金:国家自然科学基金面上项目(61971240)。
摘 要:基于110 nm CMOS工艺设计了一种应用于HDMI接收端电路的宽频带低抖动锁相环。采用一种改进型双环结构电荷泵,在25~250 MHz的宽输入频率范围内实现了快速锁定。通过高相噪性能的伪差分环形振荡器产生了调谐范围为125 MHz~1.25 GHz的时钟信号。仿真实验结果表明,该锁相环的锁定时间小于1.2μs,在振荡器工作频率为0.8 GHz时,其相位噪声为-100.0 dBc/Hz@1 MHz,输出时钟峰峰值抖动为4.49 ps。A wide-band low jitter phase-locked loop applied to HDMI receiver circuit was designed in a llo nm CMOS technology.The circuit used an improved charge pump with double loop structure to realize fast locking in a wide input frequency range of 25~250 MHz,and a clock signal with a tuning range of 125 MHz~1.25 GHz was generated through a pseudo differential ring oscillator with high phase noise performance.The simulation results show that the locking time of the PLL is less than 1.2μs.When the operating frequency of the oscillator is 0.8 GHz,the phase noise is-100.0 dBc/Hz@1 MHz,and the peak to peak jitter of the output clock is 4.49 ps.
分 类 号:TN432[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.112