检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:刘仲[1,2] 李程 田希 刘胜[1,2] 邓让钰 钱程东[3] LIU Zhong;LI Cheng;TIAN Xi;LIU Sheng;DENG Rang-yu;QIAN Cheng-dong(College of Computer Science and Technology,National University of Defense Technology,Changsha 410073;Key Laboratory of Advanced Microprocessor Chips and Systems,Changsha 410073;Tianjin Advanced CPU Enterprise Key Laboratory,Tianjin 300000,China)
机构地区:[1]国防科技大学计算机学院,湖南长沙410073 [2]先进微处理器芯片与系统重点实验室,湖南长沙410073 [3]天津先进CPU企业重点实验室,天津300000
出 处:《计算机工程与科学》2024年第2期191-199,共9页Computer Engineering & Science
基 金:国防科技大学自主基金(23-ZZCX-JDZ-11);PDL重点实验室基金(2021-KJWPDL-11)。
摘 要:设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。This paper designs a fast,scalable and accurate architecture simulator(MVSim)for VLIW multi-core vector processors.The scalable VLIW multi-core vector processor model,multi-level storage architecture model and multi-core performance model are designed in MVSim.It implements cycle-accurate simulation of instruction set architectures,efficient functional simulation of Cache,DMA and multi-core synchronization,and uses multi-threading to achieve efficient and scalable simulation of multi-core processors.The experimental results show that MVSim can accurately simulate the program execution of the target multi-core processor,the simulation results are completely correct,and it has good scalability.The average simulation speed of MVSim is 227 times and 5 times faster than RTL simulator and CCS,respectively,and the average performance error is about 2.9%.
关 键 词:体系结构模拟器 VLIW 多核向量处理器模型 性能模型 节拍精准模拟器
分 类 号:TP391[自动化与计算机技术—计算机应用技术]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:3.15.187.205