分解法设计计数器电路分析与仿真  

作　　者：马宏兴[1] 贾浩博 刘旋 丁雨恒 

机构地区：[1]北方民族大学电气信息工程学院,宁夏银川750021

出　　处：《电子制作》2024年第7期105-107,100,共4页Practical Electronics

摘　　要：用分解法设计72进制计数器并进行仿真时,数码管状态理论上显示09、19、19、29、39、49、59、69时,却显示19、29、39、49、59、69、79。针对这类错误,在Multisim14.0中对电路进行仿真,用逻辑分析仪对计数器输入输出波形分析后,发现高位计数器接收到的触发信号传输速度快于低位计数器接收到的触发信号,导致高位计数器74LS160先接收到触发信号,使计数状态发生变化,而低位计数器74LS160的状态变化滞后。为解决此类错误,在高位触发信号传输线路中引入与非门或延迟器,延迟高位触发信号的传输时间,使低位计数器接收到的触发信号快于高位触发器的触发信号,低位计数器状态变化快于高位计数器状态的变化。由电路仿真结果来看,由于与非门不能控制延迟时长,无法保证高位信号的延迟时间;延迟器可根据低位触发信号的脉冲频率来设置延迟时间,可有效保证低位触发信号传输速度快于高位触发信号传输速度,从而解决分解法设计计数器时所存在的这一问题。

关 键 词：分解法 计数器 74LS160N 延迟器 

分 类 号：TH724[机械工程—仪器科学与技术] TN791[机械工程—精密仪器及机械]