边界扫描测试技术及可测试性设计研究  

作　　者：张永涛 皇甫强龙 岳佳欣 

机构地区：[1]航空工业西安航空计算技术研究所,陕西西安710068

出　　处：《信息记录材料》2024年第3期71-73,77,共4页Information Recording Materials

摘　　要：随着集成电路技术的不断发展,在超大规模集成电路时代,数字电路的应用越来越广泛,而其中使用的大规模数芯字片越来越多,如数字信号处理(digital signal processing,DSP)、现场可编程门阵列(field programmable gate array,FPGA)等;然而也带来了更多的测试问题。边界扫描测试技术为测试复杂、高密度电路系统提供了新的解决方案,注入了新的活力。它为数字电路提供了一套完整的、标准化的可测试性设计方法,有效解决了传统测试方法无法解决的问题,并具有广阔的应用前景。本文首先对边界扫描测试技术的发展史、测试原理进行概述,并对比边界扫描测试与传统测试区别;其次对边界扫描测试技术在可测试性设计层面的应用场景进行概述;最后提出可行性建议。

关 键 词：集成电路 边界扫描 可测试性 

分 类 号：TN4[电子电信—微电子学与固体电子学]