一种数字后端设计DFT的方法分析  

Analysis of a Digital Backend Design DFT Method

作　　者：叶琳娜 高大伟 熊瑛 易丹[1] YE Linna;GAO Dawei;XIONG Ying;YI Dan(Chengdu College,University of Electronic Science and Technology of China,Sichuan 611731,China)

机构地区：[1]电子科技大学成都学院,四川611731

出　　处：《集成电路应用》2024年第3期4-5,共2页Application of IC

摘　　要：阐述可测试性设计(DFT)的特点。分析一种ASIC设计中DFT的方法,包括定义扫描链、定义测试信号、提取扫描链、写入测试协议,使设计人员可以优化最终芯片制造的功耗、面积和时序。This paper expounds the characteristics of Design for Testability(DFT).It analyzes a method of DFT in ASIC design,including defining scan chains,defining test signals,extracting scan chains,and writing test protocols,allowing designers to optimize the power consumption,area,and timing of final chip manufacturing.

关 键 词：集成电路设计 数字后端 DFT ASIC设计 

分 类 号：TN402[电子电信—微电子学与固体电子学]