一种基于FPGA的时序控制优化方法  

作　　者：禹芳 YU Fang

机构地区：[1]中国电子科技集团公司第三十八研究所,安徽合肥230088

出　　处：《信息技术与信息化》2024年第5期132-135,共4页Information Technology and Informatization

摘　　要：同一种控制硬件模块处在项目不同层级中,外接设备待控制模块型号和数量各不相同,发挥不同的时序控制作用,且不同层级中的控制硬件模块对外所使用的RS422接口和光纤接口使用重合率基本上达到了80%以上,然而在FPGA这个硬件平台上做软件设计这块,涉及不同层级中的控制硬件模块管脚复用问题,很难在一个程序上实现所有的时序关系,进而要对不同的程序维护,这会增加很大的工作量。针对这个问题,提出一种在软件上统型设计的方法,不仅能防止人为固化程序出差错,还有利于后期维护。

关 键 词：时序控制 FPGA 控制模块 程序维护 统型设计 

分 类 号：TN791[电子电信—电路与系统]