一种FPGA时钟频率动态重置设计  

作　　者：宁丽娟 

机构地区：[1]北京青云航空仪表有限公司,北京101300

出　　处：《产业创新研究》2024年第12期87-89,共3页Industrial Innovation

摘　　要：所谓时钟频率动态重置,即通过软件动态地改变电路的工作时钟频率。本文结合作者项目研发,提出一种基于DCM的时钟频率动态重置算法。通过采用一个状态机动态驱动FPGA数字时钟管理器DCM的动态重配置端口DRP,不需要向FPGA重新加载新的比特数据流就可以对DCM进行参数设置,以达到软件动态改变电路模块工作频率的功能。硬件上,我们设计了一个用户可控的时钟频率动态重置系统,用户通过上位机直接输入相应参数即可改变相应模块的工作频率。

关 键 词：时钟频率动态重置 数字时钟管理器(DCM) 动态重置端口(DRP) 状态机 

分 类 号：TH714[机械工程—测试计量技术及仪器] TN791[机械工程—仪器科学与技术]