基于0.18μm SiGe BiCMOS工艺的4GS/s、14 bit数模转换器  

A 4 GS/s,14-bit DAC based on 0.18μm SiGe BiCMOS technology

作　　者：张翼[1,2,3,4] 戚骞 张有涛 韩春林 王洋 张长春 郭宇锋[1,2] ZHANG Yi;QI Qian;ZHANG Youtao;HAN Chunlin;WANG Yang;ZHANG Changchun;GUO Yufeng(College of Integrated Circuit Science and Engineering,Nanjing University of Posts and Telecommunications,Nanjing 210023,China;National and Local Joint Engineering Laboratory of RF Integration and Micro-assembly Technology,Nanjing 210023,China;State Key Laboratory of Millimeter Waves,Southeast University,Nanjing 210096,China;Science and Technology on Monolithic Integrated Circuits and Modules Laboratory,Nanjing 210016,China;Nanjing GuoBo Electronics Co.,Ltd,Nanjing 210016,China;School of Electronic Information Engineering,School of Integrated Circuits,Nanjing Vocational University of Industry Technology,Nanjing 210023,China)

机构地区：[1]南京邮电大学集成电路科学与工程学院,江苏南京210023 [2]射频集成与微组装技术国家地方联合工程实验室,江苏南京210023 [3]东南大学毫米波国家重点实验室,江苏南京210096 [4]微波毫米波单片集成和模块电路重点实验室,江苏南京210016 [5]南京国博电子股份有限公司,江苏南京210016 [6]南京工业职业技术大学电子信息工程学院、集成电路学院,江苏南京210023

出　　处：《南京邮电大学学报（自然科学版）》2024年第3期42-47,共6页Journal of Nanjing University of Posts and Telecommunications：Natural Science Edition

基　　金：国家自然科学基金(61804081);微波毫米波单片集成和模块电路重点实验室基金重点项目(614280304012101);东南大学毫米波国家重点实验室开放课题(K202220);射频集成与微组装技术国家地方联合工程实验室开放课题(KFJJ20210206);南京邮电大学科学研究基金(NY221065);国家留学基金(CSC202108320189)资助项目。

摘　　要：基于0.18μm SiGe BiCMOS工艺,设计了超高速高精度数模转换器(DAC),其时钟采样率为4 GS/s、精度为14 bit。为满足4 GHz处理速度,该DAC中所有电路均采用异质结晶体管(HBTs)搭建。为了降低功耗和节约面积,本设计采用10+4分段译码的方式,其中低10位电流舵使用R-2R梯形电阻网络,而高4位使用温度计码结构。仿真结果表明,所设计DAC的DNL、INL分别为0.54 LSB和0.39 LSB,全奈奎斯特频域内的无杂散动态范围均大于82 dBc。在3.3 V和5 V混合电源供电下,整个DAC的平均功耗为2.39 W。芯片总面积为11.22 mm^(2)。This paper presents a design of 4GS/s,14-bit ultra high-speed and high resolution digital-to-analog converter(DAC)based on the 0.18μm SiGe BiCMOS technology.To achieve the 4 GHz processing speed,all circuits in the DAC are built with heterojunction bipolar transistors(HBTs).To reduce power consumption and save area,this design adopts a 10+4 segmented decoding method.The low 10 bits take an R-2R trapezoidal resistance network,while the high 4 bits adopt a thermometer code current steering structure.Post simulation results demonstrate that the differential nonlinearity(DNL)and integral nonlinearity(INL)of the DAC are 0.54 LSB and 0.39 LSB,respectively.The spurious-free dynamic range(SFDR)is better than 82 dBc in the whole Nquist band for sampling rate of 4 GS/s.The DAC consumes 2.39 W under supply voltages of 3.3 V and 5 V.The size of the chip is 11.22 mm^(2).

关 键 词：数模转换器 SiGe HBT 电流模逻辑 电流舵 

分 类 号：TN492[电子电信—微电子学与固体电子学]