面向AOSFET增益单元的存储系统功耗分析研究  

作　　者：李伟[1] 陈龙[1] 杨业成 郑凌丰 王少昊 

机构地区：[1]福州大学晋江微电子研究院,福建泉州362251

出　　处：《电子制作》2024年第14期36-39,10,共5页Practical Electronics

摘　　要：近年来,数据密集型应用对存储器的存储密度和功耗等性能提出了更高的要求。传统的嵌入式缓存采用6T-SRAM和1T1C-eDRAM技术难以提升存储密度,且存在较高的背景功率。其中,6T-SRAM的背景功率主要来自晶体管的高泄漏电流,1T1C-eDRAM则主要来自刷新功耗。非晶氧化物半导体(AOSFET)因其极低的泄漏电流和三维集成潜力备受关注。(AOSFET)2T0C-eDRAM是下一代嵌入式缓存技术的有力竞争者。针对当前缺乏功耗分析方法的现状,本文建立了2T0C-eDRAM的读写功耗、刷新功率和泄漏功率模型,并将其集成到定制化NVSim模块中,实现了对AOSFET 2T0C-eDRAM存储系统的功耗分析。仿真结果表明,在大容量存储阵列中,AOSFET 2T0C-eDRAM的读写功耗会略低于6T-SRAM、1T1C-eDRAM和硅基 2T0C-eDRAM,其背景功率(刷新功率和泄漏功率)仅为6T-SRAM的1/6,1T1C-eDRAM的1/10,硅基 2T0C-eDRAM的1/10。

关 键 词：AOSFET 2T0C GC-eDRAM 存储系统 仿真方法 功耗 

分 类 号：TN406[电子电信—微电子学与固体电子学]