计算机体系结构课程实验教学探索与实践  

作　　者：常亮[1] 郭宇飞[2] 闫文刚 

机构地区：[1]佳木斯大学信息电子技术学院,黑龙江佳木斯154007 [2]佳木斯大学外国语学院,黑龙江佳木斯154007

出　　处：《中国教育技术装备》2024年第15期122-126,144,共6页China Educational Technology & Equipment

基　　金：黑龙江省教育科学“十四五”规划2023年度重点课题(GJB1423136);佳木斯大学教育教学改革研究项目(2022JY2-47);佳木斯大学教育教学改革研究项目(2022JY3-60)。

摘　　要：在计算机专业课程中,计算机体系结构课程是硬件类课程的重点和难点,为了学生更好地学习该课程,具有理论联系实际和团队协作能力,创新性地在课程中设置使用开源RISC-V指令集设计并实现无序流水线处理器的实验。通过指令的无序调度算法,利用指令级并行性(ILP)、流水线设计、缓存、预取和虚拟内存实验帮助学生掌握SystemVerilog语言,并且能够使用RISC-V、GCC、自定义链接器编译测试验证程序和基准测试。教学结果证明,此创新实验教学方法能够使学生既掌握计算机体系结构课程中深奥的理论和枯燥的编写、调试大型代码库的方法,又增强团队协作能力和兴趣,让学生学以致用,为培养具有硬件设计能力的人才打下坚实基础。

关 键 词：计算机体系结构 RISC-V SystemVerilog语言 无序流水线 实验 

分 类 号：G642.0[文化科学—高等教育学]