基于RISC-V的MSI硬件辅助中断虚拟化设计  

作　　者：吴军平 王镇道[1] 石雪倩 

机构地区：[1]湖南大学物理与微电子科学学院,湖南长沙410082 [2]湘投云储科技有限公司,湖南长沙410205

出　　处：《电脑知识与技术》2024年第28期95-98,共4页Computer Knowledge and Technology

摘　　要：当前的RISC-V外部中断控制器PLIC无法直接处理MSI,在虚拟化环境下中断处理效率相对较低。基于RISC-V AIA协议,首次提出了一种RISC-V架构下MSI硬件辅助中断虚拟化设计。该设计可作为独立模块集成到RISC-V架构的处理器中,直接接收处理MSI。相较于PLIC,此设计具有更短的中断响应时间。并且在虚拟化场景下,相较于软件实现所需的数千个时钟周期,硬件辅助的中断虚拟化方案仅需6个时钟周期即可完成MSI的重映射,显著提升了MSI虚拟化的处理效率。

关 键 词：中断 MSI RISC-V 硬件辅助虚拟化 IOMMU 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]