基于Chiplet架构的国产芯片上电时序设计  

作　　者：潘志浩 王宇 魏江杰 PAN Zhihao;WANG Yu;WEI Jiangjie

机构地区：[1]中电科申泰信息科技有限公司,江苏无锡214026

出　　处：《信息技术与信息化》2024年第11期93-96,共4页Information Technology and Informatization

摘　　要：论述了基于Chiplet架构的国产芯片上电时序的设计和验证。所使用的Chiplet芯片,集成了国产处理器及国产FPGA,并以此为核心设计出板卡。而电源的上电顺序影响着高速复杂板卡能否正常工作。严格的上电顺序能够避免设计板卡各功能器件被损坏,也能使设计板卡正常进入工作状态。由于Chiplet架构的复杂性,通过CPLD对整板电源进行控制,保证上电时序的精确与可靠。经Modelsim仿真实验和实际上板验证,上电时序设计较为灵活可靠,可对设计板卡上各模块电源上电顺序进行有效控制,保证复杂板卡的工作稳定性。

关 键 词：Chiplet 复杂板卡 上电时序 CPLD 

分 类 号：TN40[电子电信—微电子学与固体电子学]