基于FPGA数字图像字符叠加系统的设计和实现  

作　　者：王娟萌 

机构地区：[1]中国飞机强度研究所,陕西西安710065

出　　处：《物联网技术》2024年第12期68-70,74,共4页Internet of things technologies

摘　　要：为了减轻数字信号处理器(DSP)在处理实时图像字符叠加(OSD)任务中占用DSP大量运算时间和内存空间的问题,提出了一种基于现场可编程门阵列(FPGA)的实时OSD设计方案。该方案利用FPGA内部的嵌入式随机存储器(RAM)来存储字符点阵信息,通过FPGA内部逻辑实现字符点阵的读取与图像数据流的叠加。研究选用AMD公司出品的Spartan7FPGA作为主芯片,通过Vivado工具支持的COE文件格式加载字符点阵信息。实验结果显示,该系统在1024×1024的分辨率下达到了100 FPS的实时图像处理性能,有效减轻了DSP的负载,使其能够专注于更复杂的算法处理,从而提升了系统的实时处理能力和整体效能。此方案能够简化字符显示过程,降低系统成本,促进设备小型化。

关 键 词：实时图像处理 FPGA 字符生成 字符叠加 数字图像 CameraLink接口 

分 类 号：TP37[自动化与计算机技术—计算机系统结构]