检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:任骏原[1,2] REN Junyuan(College of Information Science and Technology,Bohai University,Jinzhou 121013,China;College of Information,Liaoning Vocational University of Technology,Jinzhou 121007,China)
机构地区:[1]渤海大学信息科学与技术学院,辽宁锦州121013 [2]辽宁理工职业大学信息学院,锦州121007
出 处:《渤海大学学报(自然科学版)》2024年第3期224-229,共6页Journal of Bohai University:Natural Science Edition
基 金:辽宁省教育厅面上项目(No:LJKMZ20221891);辽宁理工职业大学校级课题立项(No:LNLG2023YB01)。
摘 要:用分解、级联的方法,对应用集成10进制计数器74LS160进行60进制计数器的设计进行了深入研究,目的是探索计数器级联使用时,确定低位片计数器在一个计数模长度内对高位片计数器有效触发一次的条件以及各片复位控制条件.结论是可有并行级联同步控制复位、并行级联异步控制复位、串行级联同步控制复位、串行级联异步控制复位等4种级联设计方法,并在Multisim仿真系统中构建电路进行了仿真实验验证.所述方法的创新点是给出了集成计数器级联扩展使用的基本原理,完善了级联扩展使用的设计方法.Using the method of decomposition and cascade,an in-depth study is conducted on the design of module-60 counter by using integrated module-10 counter 74LS160.The objective is to explore the conditions under which the low chip counter can effectively trigger the high chip counter within the length of a counting mode and the control conditions for each chip to reset when the counter is cascaded.The conclusion is that there are four cascade design methods:parallel cascade synchronous control reset,parallel cascade asynchronous control reset,serial cascade synchronous control reset and serial cascade asynchronous control reset.The circuit is constructed in Multisim simulation system and verified by simulation experiments.The innovation of the method lies in the presentation of the basic principle of cascaded expansion using intergrated counters,which has improved the design approach for cascaded expansion.
关 键 词:集成计数器74LS160 计数器级联 60进制 MULTISIM
分 类 号:TN79[电子电信—电路与系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.222