一种LZ4压缩算法的FPGA硬件加速设计方法  

作　　者：王佳伟 盛庆华[1] 秦宽 陈凯 单铮 黄小芳 WANG Jiawei;SHENG Qinghua;QIN Kuan;CHEN Kai;SHAN Zheng;HUANG Xiaofang

机构地区：[1]杭州电子科技大学电子信息学院,浙江杭州310018 [2]杭州电子科技大学信息工程学院,浙江杭州311305

出　　处：《信息技术与信息化》2025年第2期187-191,共5页Information Technology and Informatization

基　　金：国家级大学生创新创业训练计划支持(202310336045)。

摘　　要：随着信息技术和互联网的快速发展,数据量呈现爆炸式增长,对高效无损压缩算法的需求日益迫切。为解决传统软件压缩算法在存储系统中资源占用过多和压缩速度较慢的问题,提出了一种基于FPGA的LZ4无损压缩算法硬件加速系统。该系统包括UART串口收发模块、LZ4无损压缩模块和XXH32校验码生成等模块,并在Xilinx AXU2CGB平台上进行了验证。实验结果表明,该系统不仅成功实现了数据的LZ4无损压缩,还在保持与软件压缩几乎相同压缩比的前提下,大幅提升了压缩速度。

关 键 词：LZ4 无损压缩算法 XXH32 UART FPGA 

分 类 号：TN791[电子电信—电路与系统] TP311.13[自动化与计算机技术—计算机软件与理论]