基于FPGA的π/4-DQPSK差分解调位同步的研究与实现  

作　　者：谭紫琪 廖雄[1] 方晨楠 杜俊 

机构地区：[1]成都大学电子信息与电气工程学院,四川成都610106

出　　处：《现代传输》2025年第2期33-37,共5页Modern Transmission

基　　金：四川省时频同步系统及应用工程技术研究中心项目(项目名称:基于TDMA的Ad Hoc网络互同步技术研究与实现,项目编号2024SPKT02);成都大学2024年国家级大学生创新训练计划项目(项目名称:基于TDMA的Ad Hoc网络互同步技术研究与实现,项目编号:202411079008);成都大学2024年省级大学生创新训练计划项目(项目名称:基于Adhoc的车载数据链自组网络设计与研究,项目编号:S202411079063)。

摘　　要：π/4-DQPSK是QPSK的一种改进型数字调制方式,具有调制性能高效、结构灵活、易于硬件实现和可克服相位模糊的特点。为降低解调过程中位同步实现的复杂度,减小误码率、提高调制增益,本文研究采用基于过零检测原理的超前滞后型数字锁相环来设计和实现位同步;同时,通过MATLAB软件仿真和Xilinx Zynq 7020 FPGA硬件测试,采用非相干基带差分解调方式,设计并实现了码元符号速率为2Mbps、数据采样速率为16Mbps的调制解调器,验证了研究设计的正确性、可行性和有效性。Pi/4-DQPSK is an improved digital modulation method of QPSK. It has the characteristics of high modulation performance, flexible structure,easy hardware implementation and overcome phase ambiguity.In order to reduce the complexity of bit synchronization, reduce the bit error rateand improve the modulation gain in demodulation process, the lead-lag digital phase-locked loop based on zero-crossing detection principle isused to design and realize bit synchronization.At the same time, through MATLAB software simulation and Xilinx Zynq 7020 FPGA hardwaretest, using incoherent baseband differential demodulation mode, a modem with symbol rate of 2 Mbps and data sampling rate of 16 Mbps isdesigned and implemented, which verifies the correctness, feasibility and validity of the research and design.

关 键 词：Π/4-DQPSK 位同步 超前滞后型数字锁相环 基带差分解调 

分 类 号：TN911.7[电子电信—通信与信息系统]