基于FPGA/CPLD的小型数字系统应用分析  

The Application Analysis of FPGA/CPLD for Implementing the Miniature Digital System

作　　者：王倩[1] 

机构地区：[1]江汉大学数学与计算机科学学院,湖北武汉430056

出　　处：《江汉大学学报（社会科学版）》2002年第4期42-44,共3页Journal of Jianghan University(Social Science Edition)

基　　金：武汉市科技计划项目(20015007090)

摘　　要：介绍了FPGA/CPLD器件.以串行加法器的设计实例,系统地阐述了FPGA/CPLD实现数字电 路的设计方法,并在MAX+PLUSII境下成功地进行了仿真和编程下载.This paper introduces devices of FPGA/CPLD. By the analyzing design of serial adder, this paper also describes in detail the design method of implementing the digital circuit with FPGA/CPLD. The result of simulation and programmable down load devices using MAX+PLUSII Design Compiler is successfully obtained.

关 键 词：数字系统 FPGA/CPLD MAX+PLUSⅡ 加法器 数字电路 系统设计 

分 类 号：TN790.2[电子电信—电路与系统]