FPGA在BESⅢ漂移室电荷测量中的应用  

FPGA application in charge measurement of BES-Ⅲ drift chamber

作　　者：王铮[1] 盛华义[1] 庄保安[1] 江哓山[1] 

机构地区：[1]中国科学院高能物理研究所,北京918信箱100039

出　　处：《核电子学与探测技术》2003年第2期132-135,共4页Nuclear Electronics & Detection Technology

摘　　要：介绍了BES 漂移室电荷测量插件的结构和设计思想,侧重介绍了如何用FPGA实现对FADC采样数据的预处理,包括数据的流水线缓存、动态地扣除台基、实时提取电荷量以及零数据压缩等功能的实现。This paper describes the architecture and design considerations of multichannel charge measurement module for BESⅢ focusing on how to precessFADC raw data implemented by FPGA, including pipelining data buffer,dynamic base line value subtraction, reatime charge abstraction and zero suppression.

关 键 词：电荷测量 数据获取 FPGA 流水线式缓存 数据处理 

分 类 号：TP332.1[自动化与计算机技术—计算机系统结构]