合理偏差驱动的时钟线网构造及优化  

Legitimate Skew Driven Clock Tree Routing and Optimization

作　　者：赵萌[1] 蔡懿慈[1] 洪先龙[1] 刘毅[1] 

机构地区：[1]清华大学计算机科学与技术系,北京100084

出　　处：《Journal of Semiconductors》2003年第4期438-444,共7页半导体学报（英文版）

基　　金：国家重点基础研究发展规划 (编号 :G19980 3 0 40 3 );国家自然科学基金 (批准号 :60 1760 16)资助项目~~

摘　　要：提出了一种新的时钟布线算法 ,它综合了 top- down和 bottom- up两种时钟树拓扑产生方法 ,以最小时钟延时和总线长为目标 ,并把合理偏差应用到时钟树的构造中 .电路测试结果证明 ,与零偏差算法比较 ,该算法有效地减小了时钟树的总体线长 。A new clock routing algorithm is proposed,which synthesizes top down and bottom up clock tree topology generation algorithms.This algorithm aims at minimum clock delay and total wire length and utilizes legitimate skew to construct a clock tree.The experimental results show that,compared with zero skew clock routing,this algorithm effectively reduces the total wire length of clock tree and optimizes the performance of clock tree.

关 键 词：时钟布线 时钟线网 时钟树 集成电路 

分 类 号：TN402[电子电信—微电子学与固体电子学]