IA-64架构的寄存器机制的几点研究  

Research of Register Engine on IA-64 Architecture

作　　者：吕克[1] 张凯[1] 

机构地区：[1]北京理工大学计算机科学工程系

出　　处：《小型微型计算机系统》2003年第4期737-738,共2页Journal of Chinese Computer Systems

摘　　要：IA-64架构是Intel公司开发出的新一代64位微处理器体系结构,它的设计思想介于传统的RISC(精简指令集计算机)和并行处理器之间.其特殊的寄存器栈机制为应用程序提供了大量可用的通用寄存器.作者对支持IA-64的编译器进行了设计和实现,过程中对IA-64的寄存器结构,寄存器栈轮转做了一些深入研究.本文对比传统处理器架构中的寄存器结构,对该寄存器栈机制在编译器中实现的重要特点进行了阐述.IA-64 architecture is a new microprocessor architecture developed by Intel. The idea of its design is between RISC (Reduce Instruction Set Compute) and parallel processor. The special register engine give the application more useful registers to save the value and calculation. The authors do some researches on the features of Register Stack Engine, and the rotation the Register Stack while design and implement the compiler for IA-64. This article emphatically presents some important features in implement Register Stack in IA-64 compiler.

关 键 词：寄存器栈 IA-64架构 寄存器机制 64位微处理器 体系结构 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]