用FPGA实现53位数据流的编解码和纠错  

Implementing Coding and Decoding and Error Correcting of 53-bit Data Flow with FPGA

作　　者：秦东伟[1] 郭江宇[1] 

机构地区：[1]北方自动控制技术研究所,太原030006

出　　处：《电脑开发与应用》2003年第5期31-33,共3页Computer Development & Applications

摘　　要：以工程为背景 ,介绍了基于 ISE平台 VHDL语言设计采用 FPGA实现 5 3位数据流的编解码和错误码的纠检错的方法 ,此方法采用并行处理 ,处理能力强 ,复杂度低 。With the engineering background,the method of realizing 53 digit data flow coding,encoding and error code correction are introduced based on ISE platform VHDL language design.The method utilizes parallel processing,having a super processing ability,low complexity and a super engineering application potention.

关 键 词：数字通讯 信道 抗干扰 FPGA 53位数据流 编码 解码 纠错编码 

分 类 号：TN914.3[电子电信—通信与信息系统] TN911.22[电子电信—信息与通信工程]