超前进位全加器的开关级设计  

Design of carrylook-ahead adder at switch level

作　　者：沈雁飞[1] 吴训威[1] 

机构地区：[1]浙江大学信息与电子工程学系,浙江杭州310027

出　　处：《浙江大学学报（理学版）》2003年第3期277-280,共4页Journal of Zhejiang University（Science Edition）

基　　金：国家自然科学基金资助项目(69973039).

摘　　要：应用CMOS电路开关级设计技术对超前进位全加器进行了设计,并用PSPICE模拟进行了功能验证.与传统门级设计电路相比,本文设计的超前进位电路使用了较少的MOS管,并能保持原有的传输延迟.Based on the design technique of CMOS circuits at switch level, the carrylookahead adder was designed in the paper while its function was verified by PSPICE simulation. In comparison with the traditional circuit designed at gate level, the carrylookahead circuit adopts fewer MOS transistors while keeping similar propagation delay.

关 键 词：超前进位全加器 开关级设计 CMOS电路 PSPICE模拟 传输延迟 门电路 数字电路 

分 类 号：TP332.21[自动化与计算机技术—计算机系统结构] TN432[自动化与计算机技术—计算机科学与技术]