VHDL及高层综合  

VHDL and High-level Synthesis

作　　者：张雁[1] 曾田[1] 

机构地区：[1]武汉数字工程研究所,武汉430074

出　　处：《计算机与数字工程》2003年第3期67-69,36,共4页Computer & Digital Engineering

摘　　要：本文简单介绍了VHDL硬件描述语言及其特色 ,并就高层次综合、高层次仿真及验证等技术的主要功能和特点 ,作了较为详细的描述。对目前国外两家公司的高层综合工具做了简要介绍。最后 ,提出了一些待研究解决的问题。This paper introduces VHDL and its feature briefly.At meantime,it describes high level synthesis and high level simulation technology in detail.The author also mentions a certain synthesis of an oversea company.In the end,some problems are brought forward to be solved.

关 键 词：VHDL语言 硬件描述语言 高层次综合 高层次仿真 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论]