VHDL语言对微程序设计思想的描述及模拟的应用  

The application of VHDL language in describing and simulating the microprogram design idea

作　　者：孙凌宇[1] 冷明[2] 

机构地区：[1]井冈山师范学院计算机系，江西吉安343009 [2]上海大学计算机学院，上海200072

出　　处：《井冈山师范学院学报》2003年第5期64-67,共4页

摘　　要：提出了以VHDL语言为手段,针对微程序设计思想进行描述和模拟,从而达到在制造硬件电路之前就可以验证设计思想的正确性.This Paper proposeded the application of VHDL Language in describing and simulating the microporgram design idea,thereby we can test and verify the correctness of microprogram design idea before manufacturing hardware circuit.

关 键 词：VHDL语言 微程序设计 硬件描述语言 数据表格 模拟 

分 类 号：TP311.1[自动化与计算机技术—计算机软件与理论]