FPGA的VHDL设计策略  

VHDL Design Strategy in FPGA

作　　者：罗旻[1] 沈绪榜[1] 高德远[1] 

机构地区：[1]西北工业大学航空微电子中心,陕西西安710072

出　　处：《小型微型计算机系统》2003年第7期1194-1196,共3页Journal of Chinese Computer Systems

摘　　要：大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高Hign density PLD has changed the design process of digital system evidently, and VHDL is more and more important is the design process. This paper discusses some points of VHDL in FPGA to improve the validity of the circuit , and so we can improve the performance of the FPGA design.

关 键 词：FPGA(现场可编程逻辑门阵列) VHDL(硬件描述语言) 可综合 

分 类 号：TP33[自动化与计算机技术—计算机系统结构]