静态时序分析在数字集成电路设计中的应用  

作　　者：黎声华[1] 邹雪城[1] 莫迟[1] 

机构地区：[1]湖北省武汉华中科技大学图像所集成电路设计中心,430074

出　　处：《电子技术应用》2003年第8期64-67,共4页Application of Electronic Technique

摘　　要：介绍了静态时序分析在数字集成电路设计中的应用,并以100M以太网卡芯片设计为例,具体描述了以太网卡芯片设计中的静态时序分析流程及其时序问题。

关 键 词：静态时序 数字集成电路 以太网卡芯片 时钟 结构 

分 类 号：TN79[电子电信—电路与系统]