高速数字设计中的信号完整性问题  

作　　者：夏军成[1] 

机构地区：[1]船舶重工集团公司723所,扬州225001

出　　处：《舰船电子对抗》2003年第4期10-11,19,共3页Shipboard Electronic Countermeasure

摘　　要：随着集成电路输出开关速度的提高以及PCB板密度的增加 ,信号完整性已经成为高速数字设计必须关心的问题之一。如何在设计过程中充分考虑到信号完整性的因素 ,并采取有效的控制措施 ,已经成为当今高速设计业界的一个热门课题。

关 键 词：集成电路 输出开关速度 信号完整性 高速数字设计 SPICE模型 IBIS模型 解决方法 Verilog-AMS模型 VHDL-AMS模型 

分 类 号：TN402[电子电信—微电子学与固体电子学] TN702