全相联Cache的体系结构级功耗估算与分析  

Architecture-Level Power Modeling and Analyzing for Full-Associative Caches

作　　者：王永文[1] 张民选[1] 

机构地区：[1]国防科技大学计算机学院博士生队,长沙410073

出　　处：《计算机工程与应用》2003年第26期21-23,27,共4页Computer Engineering and Applications

基　　金：国家自然科学基金资助项目(编号:60273069;90207011)

摘　　要：Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。The cache is one of the largest energy consuming components of modern microprocessors.This paper studies the internal organization of the full-associative cache,presents an architecture-level power estimation model for full-as-sociative cache,validates the effectiveness of this model and analyzes the power characteristics of full-associative cache organization quantitatively.

关 键 词：全相联cache 相联存储器阵列 随机存储器阵列 功耗模型 

分 类 号：TP302.7[自动化与计算机技术—计算机系统结构]