H.263系统中FPGA控制及协处理的实现  

Implementation of FPGA control and protocol processing to H.263 system

作　　者：李国平[1] 冯穗力[1] 叶梧[1] 陈旭浩[1] 

机构地区：[1]华南理工大学电子与通信工程系,广东广州510640

出　　处：《重庆邮电学院学报（自然科学版）》2003年第4期47-49,共3页Journal of Chongqing University of Posts and Telecommunications(Natural Sciences Edition)

基　　金：广东省自然科学基金资助项目 ( 96 30 37)

摘　　要：分析了基于 DSP实现 H.2 6 3系统的构成 ,比较了几种用 FPGA实现对 DSP数据处理的协处理方案 ,并用 VHDL 代码实现了两组 16位数据串行输入并行输出移位寄存器缓存与输出的优选方案 .This article analysed a DSP-based structure of the implementation H .263 and compared several schemes implementing data processing for DSP in FPGA ,one of which had been implemented in VHDL two groups with 16 bits shift regist er and was regarded as an optimal scheme.The final software simulation proves th at the scheme is feasible.

关 键 词：FPGA DSP 视频数据分类缓存 协处理方案 

分 类 号：TP332.11[自动化与计算机技术—计算机系统结构]