基于Load重用的低功耗数据Cache设计  

Low Power Data Cache Design Based on Load Reuse

作　　者：李泉泉[1,2] 薛志远[1,2] 张铁军[2] 王东辉[2] 侯朝焕[2] 

机构地区：[1]中国科学院大学,北京100049 [2]中国科学院声学研究所,北京100190

出　　处：《微电子学与计算机》2014年第6期5-7,11,共4页Microelectronics & Computer

基　　金：国家"九七三"计划项目(2009CB320202)

摘　　要：针对嵌入式处理器中数据Cache功耗显著的特点,提出了一种基于Load重用的低功耗数据Cache设计方法.通过保存Load指令从数据Cache中取回的数据,实现了随后Load指令对该数据的重新使用,从而减少了数据Cache的访问次数,有效降低了数据Cache的功耗.在SuperV_EF01DSP上的实验结果显示,采用该方法后,在处理器性能没有损失的情况下,数据Cache功耗平均降低29.48%,面积仅增加0.64%.Data cache consumes a large amount of energy in embedded processor .This paper proposes a low power design method of data cache based on load reuse to save the data cache power consumption .The load reuse unit saves the loaded data from the data cache and the saved data could be reused by later loads .This approach can reduce a majority of data cache accesses ,thus saving the data cache power consumption significantly .Experimental results of SuperV_EF01 DSP show that ,in comparison with traditional data cache ,this approach could save 29 . 48% of data cache power consumption , with only 0 .64% of data cache area increasing and no performance degradation .

关 键 词：Load重用 低功耗 数据CACHE 嵌入式处理器 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]