异步十进制可逆计数器的设计  

The asynchronous decimal up-down counter of design

作　　者：刘振来[1] 李守义[1] 顾建雄[1] 张志荣[1] 石玉军[1] 

机构地区：[1]河西学院物理系,甘肃张掖734000

出　　处：《甘肃高师学报》2003年第5期6-7,共2页Journal of Gansu Normal Colleges

摘　　要：通过对异步十进制加法、减法计数器的分析 ,进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器 。

关 键 词：异步十进制 可逆计数器 设计 减法计数器 加法计数器 逻辑电路 

分 类 号：TP332.12[自动化与计算机技术—计算机系统结构] TN702[自动化与计算机技术—计算机科学与技术]