一种高效的复信号处理芯片设计  

作　　者：刘明[1] 陈禾[1] 

机构地区：[1]北京理工大学电子工程系

出　　处：《电子设计应用》2004年第1期28-31,共4页Electronic Design & Application World

摘　　要：本文提出了一种高效的复信号处理芯片的设计方法。本芯片是某雷达信号处理机的一部分,接收3组ADC的输出复数据,依次完成去直流、加窗、512点FFT、求功率谱和累加3组信号的功率谱等功能。在这5种功能中,加窗、512点FFT和求功率谱复用一个蝶形单元。本芯片由单片FPGA实现,计算精度高、速度较快,满足雷达系统的实时处理要求。

关 键 词：复信号处理芯片 设计 雷达信号处理机 数字信号处理算法 FPGA 

分 类 号：TN957.51[电子电信—信号与信息处理] TN911.72[电子电信—信息与通信工程]