1.244-GHz、0.25-μm CMOS全差分锁相环倍频器设计  

作　　者：陈红林[1] 王志功[1] 王晓明[1] 

机构地区：[1]东南大学射频与光电集成电路研究所

出　　处：《中国集成电路》2004年第1期56-60,共5页China lntegrated Circuit

基　　金：国家863计划项目2001AA122032资助

摘　　要：本文给出了一个基于TSMC 0.25μm CMOS工艺设计的可变分频比锁相环倍频电路。电路采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器,全部的电路单元均为差分结构。芯片总面积为0.67×0.67mm^2。锁定范围约为320 MHz,环路锁定时间约为50 ns。

关 键 词：锁相环倍频器 TSMC CMOS 电荷泵 差分结构 

分 类 号：TN771[电子电信—电路与系统]