嵌入式16位DSP核的设计方法  

Design Method of 16-bit Embedded DSP Core

作　　者：洪享[1] 姚庆栋[1] 刘鹏[1] 郑伟[1] 余巧艳[1] 

机构地区：[1]浙江大学信息与通信工程研究所,杭州310027

出　　处：《计算机工程》2004年第3期69-70,129,共3页Computer Engineering

基　　金：浙江省重大科技计划项目 (021101559);浙江省自然科学基金项目(602031)

摘　　要：从编译的角度对嵌入式DSP核提出了设计方法,并用此方法设计了16位定点DSP核。该DSP核具有16位的数据位宽和24位的指令位宽,所有的指令都是在5级流水线中完成的。最后实现在0.35μm CMOS标准单元库支持下,工作频率可以达到80MHz以上。This paper presents a design technology from a compilation view for embedded DSP processors. Under the guidance of this method, it designs a 16 bits DSP core. This core has a data-width of 16 bits and an instruction-width of 24 bits with all the instructions completed within a five- stage pipeline. This DSP core is realized in a 0.35μm CMOS technology and can work over 80MHz.

关 键 词：DSP设计 设计方法 体系结构 编译技术 

分 类 号：TP303[自动化与计算机技术—计算机系统结构]