循环码纠错电路及其可重构分析  

Design and Reconfigurable Analysis of Cyclic Error-correcting Code Circuits

作　　者：李冰[1] 魏同立[2] 

机构地区：[1]东南大学电子工程系,东南大学无锡分校,南京210096 [2]东南大学微电子中心,南京210096

出　　处：《固体电子学研究与进展》2003年第4期434-440,共7页Research & Progress of SSE

基　　金：复旦大学专用集成电路与系统国家重点实验室开放课题资助项目(850 60 0 3 0 1)

摘　　要：数据在通讯传输和存储的过程中 ,采用纠错码技术可以保证数据的正确性。文中以 BCH[7,4 ,3]码为例 ,研究了循环纠错码的构造原理和电路结构 ,提出纠错码电路可以建立在纠错码基核单元的基础上 ,重构纠错码电路来实现有限系统资源的动态再利用。纠错码重构电路的研究可建立在嵌套式 GA理论模型上 ,采用迭代矩阵变换和有限状态机方式实现。It's important to use error-correcting code during data communication for ensur ing accurate data transferring. In this paper, we studied schematic and circuits of cyclic code by taking BCH as an example, then put forward that th e limited system resources can be dynamically used with the error correcting cod e reconfigurable circuit. Based on nesting GA, iterative matrix vector solver and FSM can be employod in research of dynamic error correcting code reconfiguable circuit.

关 键 词：循环码纠错电路 可重构电路 嵌套式GA 数据处理 纠错码技术 构造原理 电路结构 迭代矩阵变换 

分 类 号：TN402[电子电信—微电子学与固体电子学]