SHA-1加密算法的硬件设计  

SHA-1Hardware Implementation

作　　者：龚源泉[1] 沈海斌[1] 何乐年[1] 严晓浪[1] 

机构地区：[1]浙江大学超大规模集成电路设计研究所,杭州310027

出　　处：《计算机工程与应用》2004年第3期95-96,131,共3页Computer Engineering and Applications

基　　金：国家863高技术研究发展计划资助课题(编号:2001AA141050)

摘　　要：该文介绍了一种在消息验证领域普遍使用的加密算法———SHA-1,阐述了硬件设计的思想和优化方法,以及用现场可编程逻辑阵列(FPGA)进行测试的结果。该设计在计算机安全领域有广泛的用途。This paper introduces the security harsh algorithm(SHA-1),which is widely used in message authorization.The theory of hardware implementation and its optimization is described.The result of FPGA test is also given.This design is widely used in computer security.

关 键 词：单向散列函数 SHA—1算法 报文摘要 加密算法 消息验证 硬件设计 计算机安全 

分 类 号：TP309[自动化与计算机技术—计算机系统结构]