一种Montgomery模乘算法硬件实现的改进电路  

An Improvement in the VLSI Implementation of Montgomery Algorithm

作　　者：张怡浩[1] 田则[1] 于敦山[1] 盛世敏[1] 

机构地区：[1]北京大学微电子学系,北京100871

出　　处：《北京大学学报（自然科学版）》2004年第1期80-84,共5页Acta Scientiarum Naturalium Universitatis Pekinensis

基　　金：总装备部 2 0 0 2年预研项目 (4 130 80 10 30 3)

摘　　要：速度与面积是数字集成电路设计的两个重要目标 ,由于它们之间通常是一种相互制约的关系 ,所以往往要在一定程度上进行折中。作者提出的改进方法可以在几乎不增加硬件面积的条件下有效地提高速度。Modular exponentiation of large operands is the kernel operation in many public-key cryptosystems,RSA algorithm for instance.Montgomery algorithm is often used as a solution.In the VLSI implementation of Montgomery algorithm,the speed is the top target. An improvement is proposed with little or even no increase in the hardware area but apparently saving much time.

关 键 词：MONTGOMERY RSA VLSI硬件实现 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]