Incremental Placement Algorithm for Timing and Routability Optimization  

优化时延与拥挤度的增量式布局算法(英文)

作　　者：李卓远[1] 吴为民[1] 洪先龙[1] 

机构地区：[1]清华大学计算机科学与技术系,北京100084

出　　处：《Journal of Semiconductors》2004年第2期158-164,共7页半导体学报（英文版）

基　　金：国家自然科学基金(批准号:60121120706);美国国家自然科学基金(批准号:CCR-0096383);国家高技术研究发展计划(批准号:2002AA1Z1460);国家重点基础发展规划(批准号:G1998030403)资助项目~~

摘　　要：A new approach of incremental placement approach is described.The obtained timing information drives an efficient net-based placement technique,which dynamically adapts the net weights during successive placement steps.Several methods to combine timing optimization and congestion reducing together are proposed.Cells on critical paths are replaced according to timing and congestion constraints.Experimental results show that our approach can efficiently reduce cycle time and enhance route ability.The max path delay is reduced by 10% on an average afterincremental placement on wirelength-optimized circuits.And it achieves the same quality with a high speed up compared to timing driven detailed placement algorithm.提出了一种优化时延的增量式布局算法 ,该算法根据时延分析的结果在迭代求解的过程中动态调整线网权值 .在此基础上 ,提出了三种同时优化时延和拥挤度的多目标优化的布局算法 ,在满足时延和拥挤度约束的前提下对关键路径上的单元进行位置调整 .实验结果表明该算法能够有效地提高芯片速度并降低走线拥挤 .对于优化线长得到的布局方案 ,最长路径上的时延值在增量式布局之后能够降低 10 % .

关 键 词：TIMING CONGESTION incremental placement 

分 类 号：TN405[电子电信—微电子学与固体电子学]