用VerilogHDL设计可辨别相位模糊的巴克码识别器  

Implementation of a Baker Code Identifier with VerilogHDL

作　　者：张伟[1] 

机构地区：[1]解放军理工大学通信工程学院,江苏南京210007

出　　处：《现代电子技术》2004年第7期45-46,共2页Modern Electronics Technique

摘　　要：使用 Verilog语言描述了可辨别 2 PSK相位模糊的巴克码识别器 ,给出了时序仿真波形 ,并探讨了完整帧同步电路的实现方法。This article propose a Verilog discription of a frame synchronization circuit which can identify the phase blur of the 2PSK receiver.

关 键 词：帧同步 巴克码 VERILOGHDL 软核 

分 类 号：TP311[自动化与计算机技术—计算机软件与理论]