带主从式T/H电路的折叠插值A/D转换器  

A Folding and Interpolating A/D Converter with Master-Slave T/H Circuit

作　　者：刘飞[1] 贾嵩[1] 卢振庭[1] 刘凌[1] 吉利久[1] 

机构地区：[1]北京大学微电子学研究所,北京100871

出　　处：《Journal of Semiconductors》2004年第4期462-467,共6页半导体学报（英文版）

基　　金：电子预研资助项目 (批准号 :413 0 80 10 40 2 ;415 0 110 0 5)~~

摘　　要：提出了一种主从式 T/H电路 ,有效解决了折叠 ADC预处理器限制输入信号带宽的问题 ,使预处理电路速度及稳定性得到大幅度改善 ;同时该 T/H结构使用内部差分误差补偿技术 ,在高采样率情况下保持良好的精度 ,有效抑制了电荷注入、时钟馈通等问题 .在 1 .2 μm SPDM标准数字 CMOS工艺条件下 ,实现 6 bit CMOS折叠、电流插值 A/D转换器 .仿真结果 :采样频率为 2 5 0 Ms/s时 ,功耗小于 30 0 m W,输入信号带宽约 80 MHz,输入模拟信号和二进制输出码输出之间延迟为 2 .A master-slave T/H circuit with the offset compensative amplifiers is proposed,which can improve sample precision and input bandwidth.A 250Ms/s,6-bit CMOS folding and interpolating A/D converter with M-S T/H is designed in a 1.2μm standard digital CMOS process.The simulation results demonstrate that the power dissipation of the converter is less than 300mW for 5V supply and the signal bandwidth is about 80MHz.The latency between input and output is 2.5 clock cycles.

关 键 词：ADC CMOS 主从式T/H 折叠 电流插值 

分 类 号：TN792[电子电信—电路与系统]