超高速阵列式数码乘法器的研制  

The Study of Ultraspeed Array Numeral Multiplier

作　　者：姜立娟[1] 张国俊[1] 袁凯[1] 

机构地区：[1]东北微电子研究所,沈阳110032

出　　处：《微处理机》2004年第3期14-15,25,共3页Microprocessors

摘　　要：本文介绍了一种新的数码乘法器结构 :采用一级逻辑门结构实现阵列式数码乘法器 ,并采用 CMOS工艺技术实现新结构的 8× 8位超高速阵列式数码乘法器。This paper introduces a new structure of numeral multilier:using one-level logic gate structure to realize array numeral multiplier,and using cmos technology to realize 8×8 ultraspeed array numeral multiplier with a new structure.

关 键 词：超高速 乘法器 新结构 

分 类 号：TN4[电子电信—微电子学与固体电子学]