基于片内WISHBONE总线的高速缓存一致性实现  

作　　者：王科兵[1] 郭松柳[1] 汪东升[1] 崔光佐[2] 

机构地区：[1]清华大学计算机系高性能所,100084 [2]北京大学现代教育技术中心,100871

出　　处：《电子技术应用》2004年第5期4-6,共3页Application of Electronic Technique

摘　　要：基于IP可重用的设计方法,利用WISHBONE总线协议,把两个已成功开发出的具有自主知识产权的THUMP内核集成在一个芯片上,实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。

关 键 词：WISHBONE总线 高速缓存 片上多处理器 IP FPGA 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]