一个10位、50MS/s CMOS折叠流水结构A/D转换器  

A 10-bit 50-MS/s CMOS Pipelined Folding A/D Converter

作　　者：李志刚[1] 石寅[1] 于云华[1] 刘扬[1] 

机构地区：[1]中国科学院半导体研究所,北京100083

出　　处：《Journal of Semiconductors》2004年第6期720-725,共6页半导体学报（英文版）

基　　金：国家高技术研究发展计划资助项目 (编号 :2 0 0 2AA1Z12 0 0 )~~

摘　　要：在 0 6 μmDPDM标准数字CMOS工艺条件下 ,实现 10位折叠流水结构A/D转换器 ,使用动态匹配技术 ,消除折叠预放电路的失调效应 ;提出基于单向隔离模拟开关的分步预处理 ,有效压缩了电路规模 ,降低了系统功耗 .在5V电源电压下 ,仿真结果为 :当采样频率为 5 0MSPS时 ,功耗为 12 0mW ,输入模拟信号和二进制输出码之间延迟为2 5个时钟周期 ,芯片面积 1 4 4mm2 .A 10-bit 50-MS/s CMOS pipelined folding A/D converter is designed in a 0.6μm DPDM digital CMOS technology.Dynamic element matching technique is proposed to eliminate the offset of the preamplifier.Based on the single-way analog switch,the sub-range preprocessing greatly compresses the circuit and reduces the power dissipation.Simulation results show the converter consumes 120mW from a 5V supply.The delay between input signal and output code is 2.5 clocks.The chip occupies 1.44mm 2.

关 键 词：A/D转换器 CMOS模拟集成电路 折叠插值 失调 动态匹配 单向隔离模拟开关 

分 类 号：TN792[电子电信—电路与系统]