云南高校图书馆联盟文献共享服务平台- 国家高技术研究发展计划(2006AA01Z239)

国家高技术研究发展计划(2006AA01Z239): 作品数：10被引量：10H指数：2; 导出分析报告; 相关作者：胡庆生苗澎许多王志功陈莹梅更多>>; 相关机构：东南大学更多>>; 相关期刊：《光通信技术》《高技术通讯》《东南大学学报（自然科学版）》《电子学报》更多>>; 相关主题：甚短距离帧同步CMOSB/S转换芯片更多>>; 相关领域：电子电信更多>>

40Gbps甚短距离并行光传输技术与实验系统被引量：3: 《电子学报》2011年第5期1174-1177,共4页胡庆生许多苗澎; 国家863高技术研究发展计划(No.2006AA01Z239); 介绍了40Gbps甚短距离(VSR)并行光传输系统的实现和测试.用两片Altera Stratix II GX FPGA分别实现发送/接收转换芯片,通过对FPGA内嵌的吉比特收发器的合理配置,以及在去斜移电路中采用滑动窗口生成器和共用窗口比较器的方法节省了硬件...; 关键词：甚短距离光传输垂直腔面发射激光器去斜移帧同步误码率

A 6.25 Gbps CMOS 10 B/8 B decoder with pipelined architecture: 《Journal of Semiconductors》2011年第4期145-148,共4页张小伟胡庆生; Project supported by the National High Technology Research and Development Program of China(No2006AA01Z239); A fully pipelined 10 B/8 B decoder is presented with shorter critical path than before,and so its speed is improved greatly.Based on the proposed architecture,a 10 B/8 B decoder is implemented based on standard cells ...; 关键词：SERDES 10 B/8 B decoder PIPELINED HIGH-SPEED

A flexible logic circuit based on a MOS-NDR transistor in standard CMOS technology: 《Journal of Semiconductors》2010年第5期102-105,共4页王伟黄北举董赞郭维廉陈弘达; supported by the National Natural Science Foundation of China(Nos.60536030,60502005);the National High Technology Research and Development Program of China(Nos.2007AA01Z2A5,2006AA01Z239,2007AA03Z454).; A MOS-NDR（negative differential resistance） transistor which is composed of four n-channel metaloxide -semiconductor field effect transistors（nMOSFETs） is fabricated in standard 0.35μm CMOS technology.This device...; 关键词：MOS-NDR CMOS resonant tunneling diode monostable-bistable transition logic element flexible logic gate

40Gbps甚短距离并行光传输系统接收电路的设计与实现: 《高技术通讯》2010年第1期82-88,共7页许多胡庆生苗澎; 863计划(2006AA01Z239)资助项目; 给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信...; 关键词：VSR5 转换芯片帧同步通道对齐 12-16路映射

1-Gb/s zero-pole cancellation CMOS transimpedance amplifier for Gigabit Ethernet applications被引量：1: 《Journal of Semiconductors》2009年第10期81-85,共5页黄北举张旭陈弘达; supported by the National Natural Science Foundation of China(Nos.60536030,60502005);the National High Technology Research and Development Program of China(Nos.2007AA01Z2A5,2006AA01Z239,2007AA03Z454); A zero-pole cancellation transimpedance amplifier（TIA）has been realized in 0.35μm RF CMOS technology for Gigabit Ethernet applications.The TIA exploits a zero-pole cancellation configuration to isolate the input pa...; 关键词：CMOS transimpedance amplifier Gigabit Ethernet

5-Gb/s 0.18-μm CMOS 2:1 multiplexer with integrated clock extraction: 《Journal of Semiconductors》2009年第9期96-101,共6页张长春王志功施思苗澎田玲; Project supported by the National High Technology Research and Development Program of China (Nos.2007AA01Z2a5,2006AA01Z239); A 5-Gb/s 2 ： 1 MUX （multiplexer） with an on-chip integrated clock extraction circuit which possesses the function of automatic phase alignment （APA）, has been designed and fabricated in SMIC＇s 0.18 μm CMOS tech...; 关键词：MULTIPLEXER clock extraction automatic phase alignment phase frequency detector voltage-controlled oscillator

40Gbit/s甚短距离光传输系统发送模块的设计与实现: 《东南大学学报（自然科学版）》2009年第4期656-661,共6页徐捷胡庆生许多苗澎; 国家高技术研究发展计划(863计划)资助项目(2006AA01Z239); 采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相...; 关键词：甚短距离高速收发器 16∶12转换器帧同步去斜移

40Gbps甚短距离光传输系统的验证与测试被引量：1: 《电子测量与仪器学报》2009年第S1期274-279,共6页许多胡庆生李伟; 国家863项目"40Gbps甚短距离并行光互连技术与实验系统"(编号:2006AA01Z239)资助; 给出了符合OIF-VSR5规范的40Gbps甚短距离(VSR)光传输系统的实验平台的设计与测试。该实验平台由发送电路、接收电路和多模带状光纤构成,其中,收发电路各由一片转换芯片及收发光模块构成。文中详细介绍了VSR5实验系统的搭建及收发电路...; 关键词：VSR5 测试转换芯片 PCB 安捷伦测试仪

40Gb/s甚短距离光传输系统的去斜移设计(本期优秀论文)被引量：2: 《光通信技术》2008年第9期1-4,共4页任滨王志功苗澎胡庆生; 国家863计划(2006AA01Z239)资助; 实现了串/并转换成帧器接口(SFI-5)的去斜移功能。该设计主要由去斜移通道的帧对齐模块和数据通道去斜移模块组成,其中的关键电路由窗口比较器与滑动窗口生成器配合工作实现。16个数据通道去斜移电路轮流工作,共用一个窗口比较器,提高...; 关键词：SFI-5 VSR5 去斜移帧对齐窗口比较器滑动窗口生成器

Fast-Lock Low-Jitter PLL with a Simple Phase-Frequency Detector被引量：3: 《Journal of Semiconductors》2008年第1期88-92,共5页陈莹梅王志功章丽; 国家高技术研究发展计划资助项目(批准号:2006AA01Z239)~~; A fast-locking, low-jitter, phase-locked loop （PLL） with a simple phase-frequency detector is proposed. The phase-frequency detector is composed of only two XOR gates. It simultaneously achieves low jitter and short...; 关键词：phase locked loop phase-frequency detector voltage-controlled oscillator JITTER locking time

国家高技术研究发展计划(2006AA01Z239)