VERILOGHDL

作品数：183被引量：395H指数：9
导出分析报告
相关领域：电子电信更多>>
相关作者：夏宇闻孙立李建清宋爱国左祥慧更多>>
相关机构：西安电子科技大学北京航空航天大学南京大学东南大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划地理信息科学江苏省重点实验室开放基金中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 基金=中央高校基本科研业务费专项资金x
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于Qt的Verilog故障注入工具设计与实现被引量：1
《实验技术与管理》2019年第1期153-155,161,共4页王洁 康俊杰 侯刚 于健海 
国家自然科学基金项目(61472100);中央高校基本科研业务费资助项目(DUT17JC26);广西高校科学技术研究项目(KY2015ZD123)
为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障...
关键词：电路可靠性 容错评价 VERILOGHDL 
一种基于FPGA的全数字锁相环设计被引量：2
《物联网技术》2011年第10期76-78,81,共4页陈华君 杨涛 
中央高校基本科研业务费资助(103.1.2E022050205)
给出了使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真工具QuartusⅡ8.0来对数字锁相环进行输入设计、功能时序仿真及器件编程。仿真结果表明:该方法可通...
关键词：FPGA VERILOGHDL 全数字锁相环(DPLL) 自动变模 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部