Xilinx FPGA时序优化技巧实例  

作　　者：张宇[1] 

机构地区：[1]中兴通讯股份有限公司,天津300300

出　　处：《精品》2020年第11期205-205,共1页

摘　　要：现场可编程逻辑门阵列FPGA(Field Programmable Gate Array)出现后,因为其具有布线资源丰富、可重复编程、集成度高、投资较低、配置灵活等特点,使得FPGA 芯片在涉及数字电路设计的各个领域得到了广泛的应用。随着应用的开展,FPGA 芯片在资源和时序 方面的冲突也日益明显,资源紧张和时序收敛成为FPGA 设计中面临的重要问题,如何做到资源和时序的平衡也成为考验FPGA 开发的一个重要指标。本文主要针对FPGA 的时序优化给出相应的解决方法,并针对FPGA 代码中的时序紧张路径进行分析,给出时序优化的建议。

关 键 词：FPGA 时序优化 XILINX 

分 类 号：F[经济管理]