采用快速锁定技术的Σ-ΔFractional-N PLL行为仿真  

Behavioral Modeling of Σ-ΔFractional-N PLL with Fast Locking Technology

作　　者：简科军[1] 马成炎[2] 龚敏[1] 马绍宇 

机构地区：[1]四川大学微电子技术四川省重点实验室,成都610065 [2]杭州中科微电子有限公司,杭州310053

出　　处：《电子器件》2007年第5期1704-1707,共4页Chinese Journal of Electron Devices

摘　　要：介绍了一种采用快速锁定技术的Σ-Δ调制的分数分频PLL频率合成器,以解决小数分频PLL中存在的相位噪声和带宽之间的矛盾:窄的带宽有利于提高相位噪声指标,而宽的带宽有利于快速锁定;并在具有便利的图形化界面的系统设计仿真工具—Simulink中设计和仿真了一应用于IEEE802.15.4标准[1]2.4GHz频段的Σ-ΔFractionalNPLL频率合成器.This paper introduces a Σ-Δmodulator Fractional N PLL frequency synthesizer with a fast locking technology to deal with the trade-off between locking time and bandwidth in fractional-n pll,and also develops a practical simulink model to meet the requirements of 2.4 GHz frequency band of IEEE802.15.4.

关 键 词：∑-△调制器 分数分频 频率合成 SIMULINK 

分 类 号：TN74[电子电信—电路与系统]